사업화 유망 기술
연구내용
- TSMC 65nm 공정을 사용해서 구현된 저전력 PLL, 전압제어발진기(VCO) 및 저역통과 필터로 구성된 주파수 합성기(Frequency Synthesizer)로서 외부에서 발생시키는 기준 주파수를 이용하여 원하는 주파수로 생성하는 위상 고정루프(Phase Locked Loop; PLL) IP 핵심기술로 주파수변조(FM) 기능을 내장