| 기술내용 |
본 발명은 반도체/LCD 장비용 코팅 부품의 성능평가를 하기 위해 코팅층이 손상되지 않게 제작할 수 있는 시편 제작방법에 관한 것으로, 이를 위해 반도체/LCD 장비용 코팅 부품의 성능평가를 하기 위한 시편 제작방법에 있어서, 금속편을 준비하는 단계;(S100)와, 상기 금속편을 동일 크기로 나눌 수 있도록 표면에 밑 그림을 그리는 단계;(S200)와, 밑 그림을 따라 금속편에 홈부를 형성하는 단계;(S300)와, 상기 금속편의 표면에 코팅층을 형성하여 코팅편을 형성하는 단계;(S400)와, 상기 코팅편의 양면 중 홈부가 형성되지 않은 면의 코팅층을 제거하는 단계;(S500)와, 상기 코팅편의 양면 중 코팅층이 제거된 금속면을 따라 커팅하되, 코팅층에 형성된 홈부에 맞닿는 방향으로 커팅하여 시편을 제작하여 완성하는 단계;(S600)를 포함하여 이루어지는 것을 특징으로 한다. 또한 본 발명은 코팅층의 표면이 손상되지 않게 시편을 제작하되, 상기 시편의 코팅층 표면에 도트를 배열시켜 내전압실험 성능평가가 가능하게 제작할 수 있는 시편 제작방법에 관한 것이다. 또한 본 발명은 코팅층의 표면이 손상되지 않게 시편을 제작하되, 시편의 코팅층을 제외한 모든 면에 걸쳐 파라핀을 도포시켜 내화학실험의 성능평가가 가능하게 제작할 수 있는 시편 제작방법에 관한 것이다. |
본문 바로가기
전체메뉴닫기
