



(19) 대한민국특허청(KR)  
(12) 등록특허공보(B1)

(45) 공고일자 2013년08월02일  
(11) 등록번호 10-1292863  
(24) 등록일자 2013년07월29일

(51) 국제특허분류(Int. Cl.)  
C25D 7/06 (2006.01) C25D 7/12 (2006.01)  
C23C 14/00 (2006.01) C25D 3/12 (2006.01)  
(21) 출원번호 10-2011-0108536  
(22) 출원일자 2011년10월24일  
심사청구일자 2011년10월24일  
(65) 공개번호 10-2013-0044457  
(43) 공개일자 2013년05월03일  
(56) 선행기술조사문헌  
KR1020030048850 A  
KR1020090117234 A  
JP2005293778 A  
KR1020040086911 A

(73) 특허권자  
한국원자력연구원  
대전광역시 유성구 대덕대로989번길 111(덕진동)  
(72) 발명자  
이창화  
대전광역시 유성구 구즉로 25, 316동 508호 (송강동, 송강그린아파트)  
토마스 피. 모팻  
미국 메릴랜드주 게이더스버그 브류 드라이브 100, 미국국립표준기술연구소  
강권호  
대전광역시 유성구 대덕대로 1045  
(74) 대리인  
특허법인무한

전체 청구항 수 : 총 10 항


심사관 : 김재중

(54) 발명의 명칭 전해도금을 이용한 에피택셜 성장 및 단결정 박막제조

(57) 요약

본 발명은 실리콘 기판 위에서 전해도금을 이용하여 금속을 단결정으로 성장시키는 방법에 관한 것이다. 전처리 공정을 통해 실리콘 기판 표면의 산화층을 제거하고, 바로 전해도금을 수행하거나 또는, 화학/물리적 기상법으로 형성시킨 씨앗층 형성 후 전해도금을 수행하는 과정을 포함한다. 이때 전류나 전압의 조절, 혹은 첨가제를 조절하여 단결정의 박막을 얻을 수 있다.

대표도 - 도1



이 발명을 지원한 국가연구개발사업

과제고유번호	2011-0001961
부처명	교육과학기술부
연구사업명	연자력연구개발사업
연구과제명	사용후핵연료 건식 재가공 기술개발
주관기관	한국원자력연구원
연구기간	2010.03.01 ~ 2012.02.29

---

## 특허청구의 범위

### 청구항 1

단결정 금속 박막의 제조 방법에 관한 것으로,  
 기판에서 유기물 및 산화막을 제거하기 위한 세정 단계;  
 상기 세정된 기판에 단결정 금속 박막을 형성하기 위한 대상금속의 씨앗층을 형성하는 단계; 및  
 상기 씨앗층이 형성된 기판 상에 전해도금을 이용하여 단결정 금속 박막을 형성하는 단계;  
 를 포함하는 하는 단결정 금속박막 형성 방법.

### 청구항 2

제1항에 있어서,  
 상기 기판은 (100) 단결정 실리콘 웨이퍼이고,  
 상기 세정 단계는 RCA 용액을 이용하여 산화막을 제거하는 것을 특징으로 하는 단결정 금속박막 형성 방법.

### 청구항 3

제2항에 있어서,  
 상기 씨앗층을 형성하는 단계는,  
 상기 세정이 완료된 기판 표면에 희석 불산을 이용하여 산화막을 제거하는 단계;  
 이온제거수로 잔류물을 제거하는 단계; 및  
 물리기상증착을 이용하여 씨앗층을 형성하는 단계;  
 를 포함하는 단결정 금속박막 형성 방법.

### 청구항 4

제3항에 있어서,  
 상기 씨앗층을 형성하는 단계는,  
 물리기상증착을 위한 반응기에 투입하고, 10A/s 이하의 속도로 상기 대상금속의 씨앗층을 형성하는 것을 특징으로 하는 단결정 금속박막 형성 방법.

### 청구항 5

제1항에 있어서,  
 상기 대상금속이 구리인 경우,  
 상기 전해도금 단계에서 사용하는 전해도금 용액은 0.05 ~ 1.25 M  $\text{CuSO}_4$ , 0.2 ~ 2.5 M  $\text{H}_2\text{SO}_4$ 와 첨가제로 0.1 ~ 5 mM의 Cl-를 포함하는 것을 특징으로 단결정 금속박막 형성 방법.

### 청구항 6

제5항에 있어서,

상기 전해도금 단계는  $-0.1 \sim 100 \text{ mA/cm}^2$ 의 일정전류, 또는 SCE 기준  $+0.1 \sim -0.5 \text{ V}$ 의 일정전압으로 전해도금을 수행하는 것을 특징으로 하는 단결정 금속박막 형성 방법.

#### 청구항 7

제5항에 있어서,

상기 전해도금 용액의 온도는 상온  $\sim 100^\circ\text{C}$ 로 하는 것을 특징으로 하는 단결정 금속박막 형성 방법.

#### 청구항 8

제5항에 있어서,

상기 대상금속이 니켈인 경우,

상기 전해도금 용액은 황화니켈, 염화니켈, 붕산을 포함하는 것을 특징으로 하는 단결정 금속박막 형성 방법.

#### 청구항 9

제1항에 있어서,

상기 전해도금이 완료된 후, 형성된 단결정 금속 박막 상에 LIGA(Lithographie, Galvanoformung, Abformung) 공정 또는 마스크 플레이팅(Through-mask Plating) 방법을 이용하여 패터닝을 형성하는 단계를 더 포함하는 단결정 금속박막 형성 방법.

#### 청구항 10

제1항에 있어서,

상기 전해도금이 완료된 후 상기 형성된 단결정 금속 박막을 분리하는 단계를 더 포함하고,

상기 박막을 분리하는 단계는 상기 기판에서 격자 상수차에 의한 응력을 이용하는 것을 특징으로 하는 방법.

### 명세서

#### 기술분야

[0001] 본 발명은 전자소자나 MEMS에 적용이 가능한 구리 및 니켈 등의 금속을 전해도금의 에피택셜 성장을 통해 단결정 박막을 제조하는 방법에 관한 것이다.

#### 배경기술

[0002] 단결정 금속이란 시편 전체의 결정 격자상수가 일정하게 나열되어 하나의 결정으로 이루어진 금속을 말한다. 일반적으로 Czochralski법이나 Float Zone Process 등과 같이 반도체 제작을 위한 Si 잉곳을 제조 하거나, 화합물 반도체에서 MOCVD, MBE, CBE 등을 이용한 에피택셜 성장 등과 같은 방법을 통해 이루어질 수 있다. 단결정 구조는 Grain boundary가 없기 때문에 다결정 구조에 비해 전자 이동의 저항이 적고 결함이 없어 고성능의 전기 전도체, 혹은 반도체로 사용할 수 있으며, STM과 같이 원자나 분자 단위의 물질의 거동을 살펴볼 때에도 단결정 금속이 이용된다. 또한 물리적 강도가 높고 갈라짐에 강하기 때문에 터빈 날과 같은 고강도를 요구하는 제품이나 광학 분야에서도 응용되고 있다.

[0003] 하지만, 단결정 금속의 제조는 일반적으로 고온이나 진공 장비를 수반하고 까다로운 작업환경이 요구되기 때문

에 공정비용이 매우 높다는 단점이 있다.

### 발명의 내용

#### 해결하려는 과제

- [0004] 본 발명의 실시예들에 따르면 단결정 실리콘 웨이퍼 위에서 전해도금을 이용하여 단결정 박막을 성장시키는 방법을 제공한다. 기존의 단결정 성장법과 달리 전해도금을 사용하기 때문에 상온 혹은 100℃ 이하의 낮은 온도와 대기 상태에서 작업이 가능하며, 단결정 성장 속도가 빠르다.
- [0005] 또한, 본 발명은 기판으로 사용하는 단결정 실리콘 웨이퍼의 크기를 조절하여 원하는 단결정 금속의 크기를 조절 할 수 있으며, 전착 시간을 달리하여 두께를 조절할 수 있는 방법을 제공한다.
- [0006] 또한, 본 발명은 도금 용액의 조성 및 전착 조건 등을 조절하여 단결정 박막의 특성을 변화 시킬 수 있는 방법을 제공한다.

#### 과제의 해결 수단

- [0007] 상술한 본 발명의 실시예들에 따른 단결정 금속 박막의 제조 방법은 단결정 금속 박막의 제조 방법은, 기판에서 유기물 및 산화막을 제거하기 위한 세정 단계, 상기 세정된 기판에 단결정 금속 박막을 형성하기 위한 대상금속의 씨앗층을 형성하는 단계 및 상기 씨앗층이 형성된 기판 상에 전해도금을 이용하여 단결정 금속 박막을 형성하는 단계를 포함하여 구성된다.
- [0008] 일 측에 따르면, 상기 실리콘 기판은 (100) 단결정 실리콘 웨이퍼이고, 상기 세정 단계는 RCA 용액을 이용하여 산화막을 제거한다. 그리고 상기 씨앗층을 형성하는 단계는, 상기 세정이 완료된 기판 표면에 희석 불산을 이용하여 산화막을 제거하는 단계, 이온제거수로 잔류물을 제거하는 단계 및 물리기상증착을 이용하여 씨앗층을 형성하는 단계를 포함한다. 여기서, 상기 씨앗층을 형성하는 단계는, 물리기상증착을 위한 반응기에 투입하고, 10A/s 이하의 속도로 상기 대상금속의 씨앗층을 형성한다.
- [0009] 일 측에 따르면, 상기 대상금속이 구리인 경우, 상기 전해도금 단계에서 사용하는 전해도금 용액은 0.05 ~ 1.25 M CuSO<sub>4</sub>, 0.2 ~ 2.5 M H<sub>2</sub>SO<sub>4</sub>와 첨가제로 0.1 ~ 5 mM의 Cl<sup>-</sup>를 포함할 수 있다. 그리고 상기 전해도금 단계는 -0.1 ~ 100 mA/cm<sup>2</sup>의 일정전류, 또는 SCE 기준 +0.1 ~ -0.5 V의 일정전압으로 전해도금을 수행할 수 있다. 또한, 상기 전해도금 용액의 온도는 상온 ~ 100℃로 사용할 수 있다.
- [0010] 일 측에 따르면, 상기 대상금속이 니켈인 경우, 상기 전해도금 용액은 황화니켈, 염화니켈, 붕산을 포함할 수 있다.
- [0011] 일 측에 따르면, 상기 전해도금이 완료된 후, 형성된 단결정 금속 박막 상에 LIGA 공정 또는 마스크 플레이팅 (Through-mask Plating) 방법을 이용하여 패터닝을 형성하는 단계를 포함할 수 있다.
- [0012] 일 측에 따르면, 상기 전해도금이 완료된 후 상기 형성된 단결정 금속 박막을 분리하는 단계를 포함하고, 상기 박막을 분리하는 단계는 상기 실리콘 기판에서 격자 상수차에 의한 응력을 이용할 수 있다.

#### 발명의 효과

- [0013] 이상에서 본 바와 같이, 본 발명의 실시예들에 따르면 실리콘 단결정 기판 위에서 단결정의 금속 박막을 형성함으로써 단결정 금속 박막 제조비용을 절감할 수 있다.
- [0014] 또한, 본 발명의 실시예들을 반도체나 PCB 기판의 구리 배선 제조 공정에 적용하는 경우, 전기 전도성 및 Electro migration, stress migration 특성을 더 향상시킬 수 있을 것으로 기대할 수 있다.
- [0015] 또한, 본 발명의 실시예를 통해 제작된 단결정 기판에서 STM(Scanning Tunneling Microscope)과 같이 원자 단위에서의 이미징을 수행하는 연구에 적용이 가능할 것으로 기대된다.
- [0016] 또한, 전착 막을 두껍게 하여 금속 막과 실리콘 기판과의 미세한 응력의 차이 발생시킴으로써 금속 박막을 분리

하여 Free-standing foil이나 또 다른 기판에 접착시켜 사용이 가능하다. 이러한 단결정 금속막은 MEMS에서 고강도의 나노 혹은 마이크로 크기의 부품 또한 생산이 가능하다.

**도면의 간단한 설명**

- [0017] 도 1은 본 발명의 전해도금법을 사용하여 단결정 금속 박막을 형성하는 방법을 나타낸 흐름도이다.
- 도 2는 본 발명의 실시예에 따라 (100) 단결정 실리콘 기판을 전처리한 뒤, 구리 씨앗층을 올린 후 XRD 결과이다.
- 도 3은 단결정으로 성장시킨 구리씨앗층 위에서 Cl<sup>-</sup>을 첨가제로 한 구리전해도금 용액에서 -1mA/cm<sup>2</sup>의 전류로 1200초 동안 전착을 수행한 후의 표면 SEM 사진이다.
- 도 4a는 전착 시간을 7200초로 늘려 두께를 증가시킨 뒤 표면 SEM 사진이다.
- 도 4b는 4a에서와 같이 전착한 단결정 구리 박막의 단면 TEM사진이다.
- 도 5는 본 발명의 실시예에 따라 동일한 조건에서 -15mA/cm<sup>2</sup>로 전착을 수행한 구리 박막의 XRD 결과이다.
- 도 6a는 본 발명의 비교 예에 따라 다결정 (111) 구리 씨앗층 위에 Cl<sup>-</sup>을 첨가제로 한 구리전해도금 용액에서 -1mA/cm<sup>2</sup>의 전류로 1200초 동안 전착을 수행한 후의 표면 SEM 사진이다.
- 도 6b는 6a에서 형성한 금속 전착물의 XRD 결과이다.
- 도 7은 본 발명의 실시예에 따라 단결정 구리 씨앗층 위에 포토레지스트를 이용하여 5 $\mu$ m 너비의 정사각형 패드로 패터닝을 한 뒤, 600초 동안 10mV SCE에서 전착을 수행한 결과의 SEM 사진이다.

**발명을 실시하기 위한 구체적인 내용**


- [0018] 이하 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다. 본 발명을 설명함에 있어서, 공지된 기능 혹은 구성에 대해 구체적인 설명은 본 발명의 요지를 명료하게 하기 위하여 생략될 수 있다.
- [0019] 이하, 도 1 내지 도 7을 참조하여 본 발명의 일 실시예에 따른 단결정 성장 방법에 대해서 상세하게 설명한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
- [0020] 단결정 금속을 전해도금으로 형성하기 위해서 실리콘 기판에 전처리를 실시하여 유기물과 Si 산화층을 제거하기 위한 RCA 공정을 수행하고(S1, S3), 이온제거수로 세정한다(S2, S4).
- [0021] 단결정 금속을 실리콘 웨이퍼 위에 성장시키기 위해, H-terminated 실리콘 표면이 요구된다. H-terminated Si 표면을 만들기 위해(S5), RC-2 단계 끝에서 2% 희석된 HF 용액에 20초 동안 실리콘 기판을 침지시켜서 자연 산화막을 제거하고(S6), 실리콘 기판을 세정하기 위해 이온제거수로 빠르게 세척한 뒤(S7), 물리기상 증착을 위해서 e-beam evaporator chamber에 투입한다. 그리고 물리기상증착 공정을 이용하여 약 100nm 두께의 씨앗층을 1.0 A/s 속도로 형성한다(S5). 여기서, 씨앗층으로 사용하는 금속의 원자가 표면에서 순차적으로 안정된 구조로 갈 수 있도록 충분히 낮은 증착 속도를 유지하도록 한다.
- [0022] 씨앗층을 형성하는 대상금속으로 구리를 사용하는 경우, Si (100)의 격자상수(aSi=0.5431 nm)와 유사한 격자를 유지하기 위해 45° 틀어진 Cu (100)결정 (aCu=0.4757 nm)으로 성장을 하게 된다. 도 2는 이와 같이 물리기상 증착 공정을 이용하여 형성된 구리막의 XRD 결과이다. 도 2를 참조하면, Cu (100) 방향에 해당하는 (200)와 (400)의 피크가 확연하게 나타나는 것을 알 수 있다.
- [0023] 상기와 같이 형성된 씨앗층 위에서 일정전위 또는 일정전압으로 구리전해도금을 수행할 경우 동일한 결정인 (100) 방향으로 성장하게 된다(S8).
- [0024] 우선, 씨앗층 상에 전해도금을 실시하기 전에, 씨앗층 표면에 얇게 생긴 자연산화막을 제거한다(S6). 자연 산화막을 제거하는 단계는, 시트릭산 1 내지 5g/L와 과산화수소수 1 내지 10 ml/L가 혼합된 수용액에 30초간 침지한다. 그리고 전처리를 마친 실리콘 기판을 전해도금 용액에 투입하여 전해도금을 통해 단결정 금속 박막을 성장시킨다. 예를 들어, 구리막을 형성하고자 하는 경우, 전해도금 용액은 0.05 ~ 1.25 M CuSO<sub>4</sub>, 0.2 ~ 2.5 M

H<sub>2</sub>SO<sub>4</sub>이 포함된다. 그리고 첨가제로 0.1 ~ 5mM의 Cl<sup>-</sup>을 포함한다.


- [0025] 여기서, 첨가제로는 Cl<sup>-</sup> 이외에도 가속제로 널리 사용되는 SPS (Bis-(3-sodiumsulfopropyl disulfide), PEG (polyethylene glycol) 등을 일정 농도 범위 안에서 각각 또는 함께 사용하여도 일정 두께까지는 단결정 구리막 특성을 유지할 수 있다. 실시예에서 사용된 황산구리 이외에도 염화구리도 사용 가능하며, 도금대상 금속이 니켈의 단결정 성장을 할 경우, 황산니켈, 염화니켈, 붕산 또는 혼합용액을 사용할 수 있다.
- [0026] 그리고 백금 와이어(Pt wire)를 양극으로 하고 SCE를 표준전극으로 한 3전극 셀에서 원하는 시간 동안 -0.1 ~ 100 mA/cm<sup>2</sup>의 일정전류 또는 SCE 기준 +0.05 ~ -0.5 V의 일정전압을 가하여 단결정 구리막을 형성한다.
- [0027] 도 3은 -1 mA/cm<sup>2</sup>의 일정 전류 하에서 1200초 동안 전착한 구리의 SEM 표면 사진이다. 도 3을 참조하면, 형성된 단결정 구리막은 단결정 성장에 의한 피라미드 구조의 전착형태를 확인할 수 있다. 그리고 XRD 분석을 통해 Cu (100) 방향으로 성장되었음을 확인할 수 있다.
- [0028] 전착 시간을 2시간으로 증가시켜 도 3에 전착한 구리막보다 두꺼운 구리막을 형성한 결과, 도 4a에서 보이는 바와 같이, 단결정 성장에 의해 전착물 표면에서 계단형태의 면이 나타나는 것을 확인 할 수 있다. 또한, 형성된 구리막의 단면을 TEM으로 분석한 결과, 도 4b에서 보이는 바와 같이, 2 μm 이상의 구리막이 일정한 결정으로 성장한 것을 알 수 있다. 그리고 형성된 구리막을 SAD (Selected Area Diffraction)으로 확인하면, 구리 격자가 실리콘 위에서 수평으로 45° 틀어져 있는 것을 확인할 수 있었다.
- [0029] 전착 전류를 높이거나 일정 전압에서도 동일한 결과를 얻을 수 있다. 도 5은 15 mA/cm<sup>2</sup>에서 전착을 수행하여 박막의 X-ray Diffraction Pattern을 살펴본 결과로 Cu (200)과 Si (400) peak이 우세하게 나타남을 알 수 있다.
- [0030] 비교예
- [0031] 구리 단결정 성장에 있어서 기판의 영향을 살펴보고자, Cu (111)의 다결정 씨앗층 위에 상술한 실시예와 동일한 조건으로 전해도금을 실시하였다. -1 mA/cm<sup>2</sup>에서 1200초 동안 일정전류를 가한 결과, 도 6a에 도시된 바와 같이, 표면이 매우 거칠고 불균일한 구리막이 얻어졌다. 또한, 도 6b에 도시된 바와 같이, 비교예에 따른 구리막의 XRD 패턴에서도 (111)을 주 방향으로 갖는 다결정 박막이 얻어졌음을 알 수 있다.
- [0032] 실시예
- [0033] 전해도금 수행 시 패터닝 기술을 이용하게 되면, 원하는 크기나 모양으로 단결정 금속 박막을 형성할 수 있다. 예를 들어, 패터닝은 LIGA(Lithographie, Galvanoformung, Abformung) 공정 또는 X-ray 식각 기술 또는 마스크를 이용한 플레이팅 방법(Through-mask Plating) 등이 다양하게 사용될 수 있다.
- [0034] 도 7은 단결정 구리 씨앗층을 형성한 후 포토레지스트를 이용하여 전착을 원하는 부위만 패터닝한 뒤, 전착을 수행하고, 포토레지스트를 제거한 결과이다. 0.25 M 황산구리, 1.8 M 황산, 1 mM 염화나트륨 용액에서 600초 동안 10 mV SCE의 일정전압을 가하여 전착한다. EBSD 분석을 통해 약 5μm 크기의 패드가 Cu (100) 결정 방향으로 성장한 것을 확인할 수 있었다. 이것은 반도체 구리 배선이나, MEMS에 사용되는 자성체 구조의 제조를 본 방법이 적용 가능함을 나타내는 결과이다.
- [0035] 이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것이다. 또한, 본 발명이 상술한 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 사상은 상술한 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

도면

도면1




도면2







도면3




도면4a




도면4b




도면5



도면6a



도면6b



도면7

